# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-180443

(43) Date of publication of application: 07.07.1998

(51)Int.CI.

B23K 9/073 9/073 B23K HO2M 9/00

(21)Application number: 08-346952

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

26.12.1996


(72)Inventor: KAWAMOTO ATSUHIRO

**MOTOMIYA AKINORI** 

# (54) WELDING VOLTAGE DETECTING METHOD AND ARC WELDING MACHINE (57)Abstract:

PROBLEM TO BE SOLVED: To suppress generation of spatter in welding by detecting the ripple signal, which is superimposed on a welding voltage detecting signal, and the welding voltage signal without time lag, exactly detecting whether rise in the welding voltage is in the arcing or the short-circuited period, and thereby controlling the welding current.

SOLUTION: With a welding voltage detected by its detecting circuit 14, and for the purpose of suppressing the ripple voltage signal superimposed on the detecting signal Va, the rectifying signal Vb is amplified by a differential amplifier circuit 15, the rectifying signal Vb being the one with the detecting signal Va adjusted in the output from the auxiliary winding wire of the main transformer 4, i.e., the signal synchronous with the ripple voltage. The output Vc of the differential amplifier circuit 15 is processed by a differentiation circuit 16 into a signal Vd which can identify rise in the welding voltage in the case where welding stream droplet is constricted and in



other cases. In addition, comparison is made with a reference voltage in a short-circuit/arc discriminating circuit 18, so that one signal VAS, short-circuit or arc, is outputted. Further, if VAS is in the arcing period, a driving signal (neck detecting signal) is outputted which turns on the second switching element.

#### **LEGAL STATUS**

[Date of request for examination]

09.02.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3458632

[Date of registration]

08.08.2003

[Number of appeal against examiner's decision of

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-180443

(43)公開日 平成10年(1998)7月7日

(51) Int.Cl. <sup>8</sup>	•	識別記号	F I		
B 2 3 K	9/073	5 4 5	B 2 3 K	9/073	5 4 5
		560			560
H02M	9/00		H02M	9/00	В


		審査請求	未請求 請求項の数2 OL (全 6 頁)
(21)出願番号	特願平8-346952	(71) 出顧人	000005821 松下電器産業株式会社
(22)出願日	平成8年(1996)12月26日	(72)発明者	
		(72)発明者	大阪府門真市大字門真1006番地 松下電器 産業株式会社内 本宮 紀典
			大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(74)代理人	弁理士 滝本 智之 (外1名)

## (54) 【発明の名称】 溶接電圧検出方法およびアーク溶接機

### (57)【要約】

【課題】 本発明は、溶接電圧検出信号から溶接電圧検出信号に重畳されるリップル電圧信号を遅延させることなく除去し、溶滴がくびれる瞬間を確実に検知して、アークが再発生する瞬間の溶接電流を低下させ、スパッタの発生を抑制することを目的とする。

【解決手段】 溶接電圧を検出して溶接制御を行うアーク溶接機であって、第1スイッチング素子3のスイッチングに同期した電圧信号と溶接電圧検出回路14の出力信号とを差動増幅回路15を用いて、溶接電圧検出回路14の出力信号に重畳される第1スイッチング素子3のスイッチングによるリップル信号を除去する溶接電圧検出方法およびアーク溶接機。



4…主変圧器

8---第2スイッチング案子

14…溶接電圧検出回路

15 … 差動增幅回路

16…微分回路


17…電圧設定回路

18…短絡アーク判定回路

19… 比較回路

20…論理演算回路

27. 制御回路



## 【特許請求の範囲】

【請求項1】溶接機の出力電圧を検出して溶接制御を行 う溶接電圧検出方法であって、交流電源を整流する第1 整流素子と、前記第1整流素子の出力を溶接に適した出 力を得るためにスイッチングする第1スイッチング素子 と、溶接負荷に電力を供給する主変圧器と、前記主変圧 器の出力を整流する第2整流素子と、溶接電圧を検出す る溶接電圧検出回路と、第1スイッチング素子のスイッ チングに同期した電圧信号と前記溶接電圧検出回路の出 力信号との差分を演算する差動増幅回路とを有し、前記 溶接電圧検出回路の出力信号に重畳される第1スイッチ ング素子のスイッチングによるリップル信号を除去する ことを特徴とする溶接電圧検出方法。

【請求項2】交流電源を整流する第1整流素子と、前記 第1整流素子の出力を溶接に適した出力を得るためにス イッチングする第1スイッチング素子と、溶接負荷に電 力を供給するとともに2次側補助巻線を設けた主変圧器 と、前記主変圧器の出力を整流する第2整流素子と、前 記主変圧器の補助巻線の出力を整流する第3整流素子 と、前記第2整流素子の出力側と出力端子の間に直列接 続された第2スイッチング素子と、溶接電圧を検出する 溶接電圧検出回路と、前記溶接電圧検出回路の出力と前 記第3整流素子の出力の差分を演算する差動増幅回路 と、前記差動増幅回路の出力より短絡またはアークを判 定する短絡・アーク判定回路と、前記差動増幅回路の出 力を微分する微分回路と、電圧設定回路と、前記微分回 路の出力と前記電圧設定回路の出力を比較し、前記微分 回路の出力値が前記電圧設定回路の出力値より大なると き前記第2スイッチング素子をOFFするように出力 し、さらに、前記微分回路の出力値が前記電圧設定回路 の出力値より小なるとき前記第2スイッチング素子がO Nするように出力する比較回路と、前記比較回路の出力 と前記短絡・アーク判定回路の出力を論理演算して、前 記短絡・アーク判定回路の出力が短絡期間である場合、 前記比較回路の出力に応じて前記第2スイッチング素子 をON・OFFさせ、前記短絡・アーク判定回路部の出 力がアーク期間の場合は前記第2スイッチング素子をO Nさせる論理演算回路部とを備えたアーク溶接機。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、溶接ワイヤと溶接 母材(ワーク)との間にアークを発生させて溶接出力制 御を行う溶接電圧検出方法およびアーク溶接機に関する ものである。

# [0002]

【従来の技術】近年、消耗電極式アーク溶接機では、ス パッタの発生を抑制するために、短絡が開放されるのを 予知して、短絡開放直前に溶接電流を低下させる、謂ゆ るネック検知制御を行い、アークが再発生する瞬間の溶 接電流を低下させてアーク力を抑制していた。

【0003】図4は一般に短絡を伴うアーク溶接での溶 接現象と溶接電流検出波形、溶接電圧検出波形の関係を 示したものである。

【0004】図4において、一般に溶接現象としては、 アークが発生してワイヤ先端に溶滴が形成されるアーク 期間((a), (e))と、ワイヤ先端の溶滴がワーク に短絡して移行する短絡期間((b), (c),

(d)) とに分けられる。このような溶接現象で、スパ ッタが発生する原因の1つとして、短絡が開放される瞬 間のアーク力で溶滴や溶融池を吹き飛ばしてしまうこと がある。このアーク力は、短絡が開放される瞬間の溶接 電流 ((g1), (g2)) が高いほど大きくなるた め、近年では、短絡が開放される瞬間を検出し、溶接電 流を低くするように制御することが考えられてきた。つ ぎに従来の消耗電極式アーク溶接機の構成を図5に沿っ て説明する。

【0005】図5において、1は交流電源、2は第1整 流素子、3は第1スイッチング素子、4は主変圧器、5 は第2整流素子、7は抵抗、8は第3スイッチング素 子、9はリアクタ、10は溶接機の出力端子、11はチ ップ、12は溶接ワイヤ、13はワーク、14は溶接電 圧検出回路、16は微分回路、17は電圧設定回路、1 8は比較回路、19は短絡・アーク判定回路、20は論 理演算回路、21は遅延回路、27は制御回路である。 【0006】つぎに、このアーク溶接機について以下に その動作を説明する。交流電源1を第1整流素子2にて

整流し、前記第1整流素子2の出力を溶接に適した出力 で得るために第1スイッチング素子3にてスイッチング し、溶接負荷に電力を供給する主変圧器4に入力され る。前記主変圧器4の出力は、第2整流素子5により整 流され、前記第2整流素子5と出力端子10間に直列に 接続されるリアクタ9と、前記第2整流素子5と前記リ アクタ9間あるいは前記リアクタ9と出力端子10間に 直列に接続される第2スイッチング素子8と、前記第2 スイッチング素子8に並列に接続される抵抗7とを通し て、溶接ワイヤ12とワーク13との間に供給される。

【0007】また、溶接電圧検出回路14は溶接電圧を 検出し、前記溶接電圧検出回路14の出力を遅延する遅 延回路21と、前記遅延回路21の出力は微分回路16 40 に入力され微分される。さらに、前記微分回路16の出 力と電圧設定回路17の出力は比較回路19に入力さ れ、前記微分回路16の出力値Viが前記電圧設定回路 17の出力値Veより大きくなるとき前記比較回路部1 9より論理演算回路20に第2スイッチング素子8を0 FFするように信号を出力する。さらに、前記溶接電圧 検出回路14の出力より短絡・アーク判定回路18に て、短絡またはアークを判定し、論理演算回路20にて 前記比較回路19の出力と前記短絡・アーク判定回路1 8の出力とを入力とし論理演算して前記第2スイッチン グ素子8の駆動信号Vfを出力する。

50

【0008】また、図6は図5で示した各部の信号波形 を示したものであり、図6で上記動作をさらに詳細に説 明する。

【0009】溶接電圧検出信号Vaは第1スイッチング 素子3のスイッチングに同期したリップル電圧信号が重 畳されているため、この溶接電圧検出信号Vaを直接微 分するとリップル電圧信号の立ち上がり時の微分信号と 短絡が発生してから溶滴がくびれるまでの緩やかに上昇 する電圧の微分信号と、溶滴がくびれる時に上昇する電 圧の微分信号が混在するので、従来のの消耗電極式アー ク溶接機は、溶接電圧検出信号Vaをフィルタである遅 延回路21で遅延信号Vhに変換し、溶接電圧検出信号 に重畳されているリップル電圧信号を抑制している。比 較回路19は、この遅延信号Vhを微分回路16で微分 した微分信号Viと、電圧設定回路17で設定した所定 の比較電圧信号Veとを比較して、溶接がくびれたこと を検知した信号Vfを出力する。論理演算回路20は、 この信号と短絡・アーク判定回路18で短絡またはアー クを判定した短絡・アーク判定信号VASとを論理演算 し、短絡が開放されるのと同時にネック検知制御を停止 させるものであった。

### [0010]

【発明が解決しようとする課題】消耗電極式アーク溶接 機で溶接電圧を検出して制御する場合に、図6に示すよ うに溶接電圧検出信号Vaは、溶接負荷に適した出力を 供給する第1スイッチング素子3のスイッチングに同期 したスイッチングによるリップル電圧信号が重畳されて いる。従来の消耗電極式アーク溶接機では、溶接電圧検 出信号Vaをフィルタを用いて遅延させた遅延信号Vh によりリップル電圧信号を抑制していた。この場合、溶 30 接電圧波形に現れる瞬時の変化を確実に取込むことはで きなかった。このため、溶接現象を示す瞬時の溶接電圧 を正確に検出することができず、溶滴がくびれた正確な 瞬時の検知ができなかった。

【0011】また、アークの状態がアーク期間中なの か、ワイヤがワークに接触短絡している短絡期間中なの かを検出する場合において、チップ・ワーク間距離の変 動や短絡時の溶接電流が高い値に上昇する等の種々の変 動により、正確に判定できない場合があった。

【0012】本発明は、上記の問題点を解決するもの で、溶接電圧検出信号に重畳されるリップル電圧信号を 遅延させることなく時間遅れなしに抑制する溶接電圧検 出方法と、時間遅れのない溶接電圧信号を検出すること により、アーク期間中なのか、短絡期間中なのかを正確 に検出し、溶滴がくびれた瞬間を確実に検知してネック 検知制御を確実に行い、溶接電流を抑制し、スパッタの 発生を抑制するアーク溶接機を提供することを目的とす るものである。

## [0013]

に、本発明の溶接電圧検出方法は、交流電源を整流する 第1整流素子と、前記第1整流素子の出力を溶接に適し た出力を得るめにスイッチングする第1スイッチング素 子と、溶接負荷に電力供給する主変圧器と、前記主変圧 器の出力を整流する第2整流素子と、溶接電圧を検出す る溶接電圧検出回路と、第1スイッチング素子のスイッ チングに同期した電圧信号と溶接電圧検出回路の出力信 号との差分を演算する差動増幅回路とを有し、溶接電圧

検出回路の出力信号に重畳される第1スイッチング素子 のスイッチングによるリップル電圧信号を除去すること を特徴とするものである。

【0014】また、本発明のアーク溶接機は、交流電源 を整流する第1整流素子と、前記第1整流素子の出力を 溶接に適した出力を得るためにスイッチングする第1ス イッチング素子と、溶接負荷に電力を供給するとともに 2次側補助巻線を設けた主変圧器と、前記主変圧器の出 力を整流する第2整流素子と、前記主変圧器の補助巻線 の出力を整流する第3整流素子と、前記第2整流素子の 出力端子側と出力端子の間に直列接続された第2スイッ チング素子と、溶接電圧を検出する溶接電圧検出回路 と、前記溶接電圧検出回路の出力と前記第3整流素子の 出力の差分を演算する差動増幅回路と、前記差動増幅回 路の出力より短絡またはアークを判定する短絡・アーク 判定回路と、前記差動増幅回路の出力を微分する微分回 路と、電圧設定回路と、前記微分回路の出力と前記電圧 設定回路の出力を比較し、前記微分回路の出力値が前記 電圧設定回路の出力値より大なるとき前記第2スイッチ ング素子をOFFするように出力し、さらに、前記微分 回路の出力値が前記電圧設定回路の出力値より小なると き前記第2スイッチング素子がONするように出力する 比較回路と、前記比較回路の出力と前記短絡・アーク判 定回路の出力を論理演算して、前記短絡・アーク判定回 路の出力が短絡期間である場合、前記比較回路の出力に 応じて前記第2スイッチング素子をON・OFFさせ、 前記短絡・アーク判定回路の出力がアーク期間の場合は 前記第2スイッチング素子をONさせる論理演算回路と を備えたものである。

## [0015]

【発明の実施の形態】本発明の溶接電圧検出方法は、第 1スイッチング素子のスイッチングに同期した電圧信号 と前記溶接電圧検出回路の出力信号との差分を演算する 差動増幅回路を有することにより、溶接電圧検出回路の 出力信号に重畳される第1スイッチング素子のスイッチ ングによるリップル信号を除去する作用を有するもので ある。

【0016】また、本発明のアーク溶接機は、主変圧器 の補助巻線の出力を整流する第3整流素子の出力の差分 を演算する差動増幅回路と、前記差動増幅回路の出力に より短絡またはアークを判定する短絡・アーク判定回路 【課題を解決するための手段】上記目的を達成するため 50 と、前記差動増幅回路の出力を微分する微分回路とを有

5

することにより、溶接電圧検出信号に重畳されているリップル電圧を抑制するために、溶接電圧検出信号からリップル電圧信号に同期した信号である主変圧器の補助巻線からの出力を整流した整流信号を差動増幅回路で差動増幅するものである。

【0017】この場合、差動増幅回路の出力信号は溶接 電圧検出信号に対して遅延されておらず、溶接電圧検出 信号の対して時間遅れがなく、溶滴がくびれたときを確 実に検知する作用を有する。以下、本発明の溶接電圧検 出方法を実施したアーク溶接機を図1ないし図4に沿っ て詳細に説明する。すなわち、本実施の形態のアーク溶 接機は、交流電源1を整流する第1整流素子2と、前記 第1整流素子2の出力を溶接に適した出力を得るために スイッチングする第1スイッチング素子3と、前記スイ ッチング素子3の出力を絶縁して溶接負荷に電力を供給 するとともに2次側に補助巻線を設けた主変圧器4 a と、前記主変圧器4 a の出力を整流する第2整流素子5 と、前記第2整流素子5と出力端子10間に直列に接続 されるリアクタ9と、前記第2整流素子5と前記リアク タ9間あるいは前記リアクタ9と出力端子10間に直列 に接続される第2スイッチング素子8と、前記第2スイ ッチング素子8に並列に接続される抵抗7と、溶接電圧 を検出する溶接電圧検出回路14と、前記補助巻線の出 力を整流する第3整流素子6と、前記溶接電圧検出回路 の出力と前記第3整流素子の出力とを差動増幅する差動 増幅回路15と、前記差動増幅回路15の出力を微分す る微分回路16と、前記微分回路16の出力より短絡ま たはアークを判定する短絡・アーク判定回路18と、電 圧設定回路17と、前記微分回路16の出力と前記電圧 設定回路17の出力を比較する比較回路19と、前記比 較回路19の出力と前記短絡・アーク判定回路18の出 力を論理演算する論理演算回路20と、前記短絡・アー ク判定回路18の出力と、前記比較回路19の出力より 前記スイッチング素子3の駆動信号を出力する制御回路 27で構成されている。また、主変圧器4aの補助巻線 からの信号を整流した信号Vbは、第1スイッチング素 子3の駆動信号に同期する信号に代替でき、第1スイッ チング素子3の駆動信号Vgあるいは第2整流素子5の 入力信号あるいは出力信号でもよい。なお、11ないし 13は従来と同様のチップ、溶接ワイヤ、ワークであ る。

【0018】図2に図1の各部の出力信号の波形を示す。つぎに動作説明をすると、溶接電圧検出回路部14は、溶接電圧を検出して溶接電圧検出信号Vaを出力する。この溶接電圧検出信号Vaに重畳されているリップル電圧信号を抑制するために、溶接電圧検出信号Vaからリップル電圧信号に同期した信号である主変圧器4aの補助巻線からの出力を整流した整流信号Vbを、差動増幅回路15で差動増幅する。差動増幅回路15の具体例を図3に示す。図3はオペアンプ22、および抵抗2

3ないし26を用いた一般的な差動増幅回路であり容易に実現できる。そして、この差動増幅回路15の出力Vcを微分回路部17で微分して微分信号Vdを出力し、溶滴がくびれた時の溶接電圧の上昇を溶滴がくびれた時以外と識別可能な信号にする。また、短絡・アーク判定回路18は、差動増幅回路15の出力信号Vcを入力とし、短絡・アーク判定回路18内の基準電圧と比較し、短絡・アークいずれかの出力信号VASを出力する。

【0019】比較回路19は、微分回路16の出力信号 Vdと電圧設定回路17の出力信号Veを比較し、微分 回路16の出力信号 V d が電圧設定回路17の出力信号 ·Veよる大きくなるときLレベルの信号を、微分回路1 6の出力信号Vdが電圧設定回路17の出力信号Veよ り小さくなるときHレベルの信号を論理演算回路20に 出力する。さらに、論理演算回路20は比較回路19の 主力と短絡・アーク判定回路部18の出力VASを論理 演算して、比較回路19の出力がLレベルで短絡・アー ク判定回路18の出力信号VASが短絡期間の場合に、 第2スイッチング素子8をOFFさせ、比較回路19の 出力がHレベルの場合と前記短絡・アーク判定回路18 の出力信号VASがアーク期間の場合に第2スイッチン グ素子8をONさせる第2スイッチング素子8への駆動 信号Vf、つまりネック検知信号を出力する。この場 合、差動増幅回路15の出力信号Vcは、溶接電圧検出 信号Vaに対して遅延されておらず、溶接電圧検出信号 Vaに対して時間遅れがないので、溶滴がくびれた時を 確実に検知できる作用を有する。図4の短絡開放時に溶 接電流 g 1, g 2 はそれぞれネック検知制御しない場合 とする場合を示すものであるが、本実施の形態では、溶 滴がくびれた時に、溶接電流g2を確実に低下させるこ とができるので、スパッタの発生を抑制することができ る。

【0020】なお、本効果をワイヤ先端のくびれを検知するネック検知制御にて説明したが、短絡移行型のCO2溶接等において、単にアーク期間中なのか、ワイヤ先端が母材に接触短絡している短絡期間中なのかを検出する場合においても、スイッチングによるリップル電圧信号の影響を受けずに正確に検出することができるものである。

### [0021]

【発明の効果】以上のように、本発明の溶接電圧検出方法は、溶接出力を得るためにスイッチングする第1スイッチング素子に同期した電圧信号と、溶接電圧検出回路の出力の差分を演算する差動増幅回路を用いることにより、溶接電圧検出信号から溶接電圧検出信号に重畳されるリップル電圧信号を遅延させることなく除去し、時間遅れのない溶接電圧信号を選出することができる効果を奏するものである。また、本発明によれば前記差動増幅回路を用いるこおによりアーク期間中なのか、ワイヤ先端が母材に接触短絡している短絡期間中なのかを検出す

\*

7

る場合に、リップル電圧信号の影響を受けずに正確に検 出することができ、溶滴がくびれた瞬間を確実に検知で きるので、アークが再発生する瞬間の溶接電流を低下さ せ、スパッタの発生を抑制することができ、良好な溶接 作業性を維持できる優れた効果を奏するものである。

#### 【図面の簡単な説明】

【図1】本発明の溶接電圧検出方法を実施したアーク溶接機の実施の形態を示すブロック図

【図2】 (a) 同溶接電圧検出回路の出力信号の波形図

- (b) 同主変圧器の補助巻線の整流信号の波形図
- (c) 同差動増幅回路の出力信号の波形図
- (d) 同微分回路の出力信号および電圧設定回路の出力信号の各波形図
- (e) 同短絡・アーク判定回路の出力信号の波形図
- (f) 同第2スイッチング素子の駆動信号の波形図
- 【図3】同差動増幅回路の回路構成図

【図4】溶滴の移行に対する溶接電圧波形、溶接電流波 形との関係を示すタイミングチャート

【図5】従来のアーク溶接機のブロック回路図


- \*【図6】(a) 従来の溶接電圧検出信号の波形図
  - (b)同遅延信号の波形図
  - (c) 同微分回路の出力信号および電圧設定回路の出力信号の波形図

8


- (d) 同短絡・アーク発生回路の出力信号の波形図
- (e) 同第2スイッチング素子の駆動信号の波形図 【符号の説明】
- 3 第1スイッチング素子
- 4 a 主変圧器
- 10 8 第2スイッチング素子
  - 14 溶接電圧検出回路
  - 15 差動增幅回路
  - 16 微分回路
  - 17 電圧設定回路
  - 18 短絡・アーク判定回路
  - 19 比較回路
  - 20 論理演算回路
  - 27 制御回路

### 【図1】


- 3…第以イッチング素子
- 4…主変圧器
- 8---第2スイッチング茶子
- 14…溶接電圧検出回路
- 15--- 差動增幅回路
- 16…做分回路
- 17…電圧設定回路 18…短絡アーク判定回路
- 19---比較回路
- 20…論理演算回路
- 27--制御回路




# 【図2】




【図3】



[図4]



【図5】



【図6】

